

【11】證書號數：I938367

【45】公告日：中華民國 115 (2026) 年 09 月 11 日

【51】Int. Cl.：H10P14/60 (2026.01) H10W74/00 (2026.01)

發明

全 21 頁

【54】名稱：半導體封裝

【21】申請案號：111134388

【22】申請日：中華民國 111 (2022) 年 09 月 12 日

【11】公開編號：202320170

【43】公開日期：中華民國 112 (2023) 年 05 月 16 日

【30】優先權：2021/10/12

南韓

10-2021-0135183

【72】發明人：金起 (KR) KIM, MINKI；白承德 (KR) BAEK, SEUNGDUK；朴秀貞 (KR) PARK, SOOJEOUNG；李赫宰 (KR) LEE, HYUEKJAE

【71】申請人：南韓三星電子股份有限公司 SAMSUNG ELECTRONICS CO., LTD.
南韓

【74】代理人：林孟閱；盧佩君；陳怡如

【56】參考文獻：

US 9142517B2

US 2020/0135699A1

US 2021/0111140A1

審查人員：謝懷毅

【57】申請專利範圍

1. 一種半導體封裝，包括：

第一半導體晶片，包括第一半導體層、第一貫穿電極、第一接合接墊及第一絕緣接合層，所述第一貫穿電極在垂直方向上穿透所述第一半導體層，所述第一接合接墊連接至所述第一貫穿電極，所述第一絕緣接合層位於所述第一接合接墊的側表面上；以及第二半導體晶片，位於所述第一半導體晶片上並且包括第二半導體層、第二接合接墊及第二絕緣接合層，所述第二接合接墊位於所述第二半導體層下方且接合至所述第一接合接墊，所述第二絕緣接合層位於所述第二接合接墊的側表面上且接合至所述第一絕緣接合層，

其中所述第一絕緣接合層包含第一絕緣材料，

所述第二絕緣接合層包括第一絕緣層及位於所述第一絕緣層上的第二絕緣層，所述第一絕緣層與所述第一絕緣接合層形成接合介面，

所述第一絕緣層包含與所述第一絕緣材料不同的第二絕緣材料，

所述第二絕緣層包含與所述第二絕緣材料不同的第三絕緣材料，且

其中所述第二絕緣層包括多個絕緣層。

2. 如請求項 1 所述的半導體封裝，其中所述第三絕緣材料不同於所述第一絕緣材料。

3. 如請求項 1 所述的半導體封裝，其中所述第一絕緣接合層具有多孔結構，所述多孔結構中較所述第二絕緣接合層包括更大數目的孔。

4. 如請求項 1 所述的半導體封裝，其中所述第一絕緣材料是氧化矽，

所述第二絕緣材料是碳氮氧化矽，且

所述第三絕緣材料是碳氮化矽或氧化矽。

5. 如請求項 1 所述的半導體封裝，其中所述第二絕緣層的所述多個絕緣層中的一些絕緣層包含所述第三絕緣材料，且所述第二絕緣層的所述多個絕緣層中的另一絕緣層包含與所述第三絕緣材料不同的第四絕緣材料。

(2)

6. 如請求項 1 所述的半導體封裝，其中所述第一接合接墊具有第一寬度及第一厚度，且所述第二接合接墊具有小於所述第一寬度的第二寬度及大於所述第一厚度的第二厚度。
7. 如請求項 1 所述的半導體封裝，其中：
所述第二半導體晶片更包括位於所述第二半導體層與所述第二接合接墊之間的裝置層，
且
所述裝置層包括內連線層、層間絕緣層及內連線接墊，所述層間絕緣層位於所述內連線層的側表面上，所述內連線接墊將所述內連線層電性連接至所述第二接合接墊。
8. 如請求項 7 所述的半導體封裝，其中所述層間絕緣層包含四乙基正矽酸鹽。
9. 如請求項 7 所述的半導體封裝，其中所述第二接合接墊容納於所述內連線接墊的下部部分中的凹槽中。
10. 如請求項 1 所述的半導體封裝，其中所述第一接合接墊的中心軸在水平方向上自所述第二接合接墊的中心軸偏移。
11. 如請求項 1 所述的半導體封裝，其中
所述第二半導體晶片包括在所述垂直方向上堆疊於所述第一半導體晶片上的多個第二半導體晶片，
所述多個第二半導體晶片中的每一者包括後絕緣接合層及前絕緣接合層，且
所述後絕緣接合層的材料不同於所述前絕緣接合層的材料。
12. 一種半導體封裝，包括：
第一結構及位於所述第一結構上的第二結構，
其中所述第一結構包括：
第一半導體層，包括第一前表面及相對的第一後表面；
第一裝置層，位於所述第一半導體層的所述第一前表面上且包括第一內連線層；
第一貫穿電極，穿透所述第一半導體層且連接至所述第一裝置層的所述第一內連線層；
以及
第一接合結構，包括第一接合接墊及位於所述第一接合接墊的側表面上的第一絕緣接合層，所述第一接合接墊位於所述第一半導體層的所述第一後表面上且連接至所述第一貫穿電極，並且
所述第二結構包括：
第二半導體層，具有第二前表面及相對的第二後表面；
第二裝置層，位於所述第二半導體層的所述第二前表面上且包括第二內連線層；以及
第二接合結構，包括第二接合接墊及第二絕緣接合層，所述第二接合接墊位於所述第二裝置層下方且接合至所述第一接合接墊並與所述第一接合接墊直接接觸，所述第二絕緣接合層與所述第一絕緣接合層直接接觸且接合至所述第一絕緣接合層，
其中彼此接合以形成接合介面的一部分的所述第一接合接墊與所述第二接合接墊具有不對稱結構，在所述不對稱結構中所述第一接合接墊與所述第二接合接墊的寬度及厚度中的至少一者不同，並且
彼此接合以形成所述接合介面的一部分的所述第一絕緣接合層與所述第二絕緣接合層包含不同的材料。
13. 如請求項 12 所述的半導體封裝，其中
所述第一絕緣接合層包含第一絕緣材料，
所述第二絕緣接合層包括第一絕緣層及位於所述第一絕緣層上的第二絕緣層，所述第一絕緣層接合至所述第一絕緣接合層，且
所述第一絕緣層包含與所述第一絕緣材料不同的第二絕緣材料。

14. 如請求項 13 所述的半導體封裝，其中所述第二絕緣層包含與所述第二絕緣材料不同的第三絕緣材料。
15. 如請求項 14 所述的半導體封裝，其中所述第一絕緣材料是氧化矽，所述第二絕緣材料是碳氮氧化矽，且所述第三絕緣材料是碳氮化矽。
16. 一種半導體封裝，包括：
 - 第一結構及位於所述第一結構上的第二結構，
 - 其中所述第二結構包括堆疊於所述第一結構上的多個半導體晶片，且
 - 所述第二結構的所述多個半導體晶片中的每一者包括：
 - 半導體層；
 - 貫穿電極，在垂直方向上穿透所述半導體層；
 - 裝置層，連接至所述貫穿電極的第一端；
 - 後接合結構，連接至所述貫穿電極的相對的第二端；以及
 - 前接合結構，位於所述裝置層下方，
 - 其中在所述第二結構的所述多個半導體晶片之中，下部半導體晶片的所述後接合結構直接接合至上部半導體晶片的所述前接合結構且堆疊於所述上部半導體晶片的所述前接合結構上，
 - 所述前接合結構的最外絕緣層與所述後接合結構的最外絕緣層包含不同的材料，並且
 - 其中所述前接合結構的所述最外絕緣層包括包含碳氮氧化矽的第一絕緣層及包含碳氮化矽的第二絕緣層。
17. 如請求項 16 所述的半導體封裝，其中所述後接合結構的所述最外絕緣層包含氧化矽，且所述後接合結構的所述最外絕緣層的所述氧化矽直接接觸所述前接合結構的所述最外絕緣層的所述碳氮氧化矽。
18. 如請求項 16 所述的半導體封裝，其中
 - 所述裝置層包括：
 - 電晶體，包括閘電極、閘極介電層及雜質區，所述閘極介電層位於所述閘電極與所述半導體層之間，所述雜質區位於所述閘電極的兩側上的所述半導體層上；以及
 - 內連線層，將所述電晶體電性連接至所述貫穿電極。

圖式簡單說明

結合附圖閱讀以下詳細說明，將更清晰地理解本發明概念的以上及其他態樣、特徵及優點，在附圖中：

圖 1 是示出根據本發明概念實施例的半導體封裝的剖視圖。

圖 2 至圖 8 是示出根據本發明概念實施例的半導體封裝的局部放大圖。

圖 9 是示出根據本發明概念實施例的半導體封裝的剖視圖。

圖 10 是示出根據本發明概念實施例的半導體封裝的剖視圖。

圖 11 是示出根據本發明概念實施例的半導體封裝的剖視圖。


圖 12 是示出根據本發明概念實施例的製造半導體封裝的方法的順序製程的流程圖。

圖 13 示出第一結構與第二結構的接合製程以示出根據本發明概念實施例的製造半導體封裝的方法。

圖 14A 至圖 14H 是依序示出根據本發明概念實施例性實施例的製造半導體晶片的順序製程的剖視圖。


圖 15 至圖 17 是示出將參照圖 14A 至圖 14H 製造的半導體晶片接合於晶圓上的製程的剖視圖。

(4)




【圖1】

(5)




【圖2】

(6)




【圖3】

(7)




【圖4】

(8)




【圖5】

(10)




【圖7】

(11)




【圖8】

(12)




【圖9】

(13)




【圖10】




【圖11】


(14)



【圖12】



【圖13】




【圖14A】

This diagram shows a cross-sectional view of a semiconductor device in the Y-Z plane. A central vertical structure 231 is surrounded by a layer 232, which is further enclosed by a layer 230. The structure is embedded in a substrate 201. A top layer 221' is shown with sub-layers 221b and 221a. A top surface 2 is indicated. A coordinate system with X, Y, and Z axes is shown at the bottom left.


- 2114 -

(16)




【圖14D】

(17)




【圖14E】

(18)




【圖14F】




【圖14G】

(19)




【圖14H】




【圖15】

(20)




【圖16A】

(21)



【圖16B】



【圖17】