

【11】證書號數：I939070

【45】公告日：中華民國 115 (2026) 年 09 月 11 日

【51】Int. Cl. : *H10W20/00 (2026.01)* *H10W72/50 (2026.01)*
 H10D84/01 (2026.01) *H10W20/40 (2026.01)*
 H10W70/62 (2026.01) *H10W74/10 (2026.01)*

發明

全 7 頁

【54】名 稱：半導體封裝結構及其製造方法

【21】申請案號：114123162 【22】申請日：中華民國 114 (2025) 年 06 月 19 日

【72】發明人：黃吉廷 (TW) HUANG, CHI TING；呂香樺 (TW) LU, HSIANG HUA；潘盈潔 (TW) PAN, YING CHIEH

【71】申請人：鴻海精密工業股份有限公司 HON HAI PRECISION INDUSTRY CO., LTD.

新北市土城區中山路 66 號

【74】代理人：秦建譜；許志銘

【56】參考文獻：

TW 202034462A

TW 202040702A

審查人員：董柏昌

【57】申請專利範圍

1. 一種半導體封裝結構的製造方法，步驟包括：

在一載體晶圓的一表面上形成一第一封裝單元，所述第一封裝單元包括：一第一重佈線層、設於所述第一重佈線層表面的多個第一連接部、設於所述第一連接部之間的至少一第一晶片、設於所述第一晶片及所述第一重佈線層上的一第一塑封層、設於所述第一塑封層上的一第二重佈線層、設於所述第二重佈線層表面的多個第二連接部，所述第一連接部與所述第一重佈線層電連接，所述第一連接部和所述第一晶片的表面露出所述第一塑封層，所述第二重佈線層與所述第一連接部、所述第一晶片及所述第二連接部電連接，所述第二連接部的其中一者凸設於所述第二重佈線層的表面且所述第二連接部的另外一者齊平於所述第二重佈線層的表面；

提供一第二封裝單元，所述第二封裝單元包括一第三重佈線層、形成於所述第三重佈線層一表面的多個第三連接部、以及封裝在所述第三重佈線層另一表面的至少一第二晶片，所述第三重佈線層分別與所述第三連接部和所述第二晶片電連接，其中所述第三連接部的其中一者與所述第三重佈線層的一表面齊平且所述第三連接部的另外一者凸出於所述第三重佈線層的所述表面；

將所述第一封裝單元與所述第二封裝單元進行組裝貼合，使所述第三連接部與所述第二連接部電連接；以及

移除所述載體晶圓，並在所述第一重佈線層的表面形成多個球柵，得到所述封裝結構。

2. 如請求項 1 所述的製造方法，所述第一封裝單元的製備方法包括：

於所述載體晶圓上形成所述第一重佈線層；

於所述第一重佈線層背離所述載體晶圓的表面形成多個所述第一連接部，並使所述第一連接部與所述第一重佈線層電連接；

將至少一所述第一晶片倒裝在所述第一重佈線層背離所述載體晶圓的表面上；

對所述第一晶片和所述第一重佈線層進行塑封，形成所述第一塑封層，並使所述第一連接部和所述第一晶片的表面露出所述第一塑封層；

(2)

於所述第一晶片露出所述第一塑封層的表面形成所述第二重佈線層，並使所述第二重佈線層與所述第一連接部和所述第一晶片電連接；以及
於所述第二重佈線層的表面形成多個第二連接部，並使所述第二連接部與所述第二重佈線層電連接，得到所述第一封裝單元。

3. 如請求項 1 所述的製造方法，所述第二封裝單元的製備方法包括：
製備所述第三重佈線層，其中，所述第三重佈線層包括一第三走線及一第三介電層；
於所述第三重佈線層的一表面形成所述第三連接部，所述第三連接部與所述第三走線電連接；
於所述第三重佈線層背離所述第三連接部的另一表面貼裝所述第二晶片，使所述第二晶片與所述第三走線電連接；及
將所述第三重佈線層與所述第二晶片進行塑封，形成第二塑封層，得到所述第二封裝單元。
4. 如請求項 1 所述的製造方法，將所述第一封裝單元與所述第二封裝單元進行組裝貼合的步驟之前，步驟更包括：
於所述第二重佈線層上形成一膠粘層，其中當所述第二連接部凸設於所述第二重佈線層的表面，所述第二連接部凸出所述膠粘層，當所述第二連接部齊平設於所述第二重佈線層的表面，所述膠粘層對應所述第二連接部具開口使所述第二連接部露出所述膠粘層。
5. 如請求項 1 所述的製造方法，其中所述第一重佈線層包括一第一走線及一第一介電層，所述第一走線電連接所述第一連接部。
6. 如請求項 1 所述的製造方法，其中所述第二重佈線層包括一第二走線及一第二介電層，所述第一晶片露出所述第一塑封層的表面設有至少一金屬凸點，所述第二走線與所述第一連接部、所述金屬凸點及所述第二連接部電連接。
7. 如請求項 1 所述的製造方法，其特徵在於，所述第一重佈線層、所述第二重佈線層、所述第三重佈線層均通過增層技術製備而成。
8. 一種半導體封裝結構，包括：
一第一封裝單元，所述第一封裝單元包括：
一第一重佈線層；
多個球柵，設於所述第一重佈線層一表面，與所述第一重佈線層電連接；
多個第一連接部，設於所述第一重佈線層背離所述球柵的表面上，與所述第一重佈線層電連接；
至少一第一晶片，設於所述第一連接部之間；
一第一塑封層，設於所述第一晶片及所述第一重佈線層上，其中所述第一連接部和所述第一晶片的表面露出所述第一塑封層；
一第二重佈線層，設於所述第一塑封層上；
多個第二連接部，設於所述第二重佈線層表面；
其中，所述第二重佈線層與所述第一連接部、所述第一晶片及所述第二連接部電連接，所述第二連接部的其中一者凸設於所述第二重佈線層的表面且所述第二連接部的另外一者齊平於所述第二重佈線層的表面；
一第二封裝單元，與所述第一封裝單元相互貼合，所述第二封裝單元包括：
一第三重佈線層；
多個第三連接部，形成於所述第三重佈線層一表面，所述第三連接部的其中一者齊平設於所述第三重佈線層的表面且所述第三連接部的另外一者凸設於所述第三重佈線層的表面；
至少一第二晶片，封裝在所述第三重佈線層另一表面；

(3)

其中，所述第三重佈線層分別與所述第三連接部、所述第二晶片及所述第二連接部電連接，凸出的所述第二連接部與齊平設置的所述第三連接部連接，齊平設置的所述第二連接部與凸出的所述第三連接部連接。

9. 如請求項 8 所述的半導體封裝結構，其特徵在於，所述第一封裝單元與所述第二封裝單元之間設有一膠粘層，所述第二連接部穿過所述膠粘層與所述第三連接部電連接，且所述第三連接部穿過所述膠粘層與所述第二連接部電連接。
10. 如請求項 9 所述的半導體封裝結構，其中所述膠粘層為光刻膠。


圖式簡單說明

為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之說明如下：

圖 1 為本發明一實施例提供的半導體封裝結構的製造方法的流程圖。


圖 2 至圖 7 為本發明一實施方式提供的半導體封裝結構的製造過程示意圖。

圖 8 為本發明一實施方式提供的半導體封裝結構的結構示意圖。




【圖1】


(4)



【圖2】




【圖3】




【圖4】

(5)



【圖5】


100



【圖6】

(6)


200



【圖7】

(7)

1000



【圖8】