

【12】專利公報 (B)

【11】證書號數：I939096

【45】公告日：中華民國 115 (2026) 年 09 月 11 日

【51】 Int. Cl. : *H10D30/60 (2025.01)* *H10D64/66 (2025.01)*
H10D64/27 (2025.01) *H10D84/01 (2026.01)*
H10W76/42 (2026.01)

發明

全 17 頁

【54】名稱：包括具有隱藏之間隔物之奈米片之半導體結構及用於製造其之方法

【21】申請案號：114125204

【22】申請日：中華民國 114 (2025) 年 07 月 03 日

【11】公開編號：202610450

【43】公開日期：中華民國 115 (2026) 年 03 月 01 日

【30】優先權：2024/07/23

美國

18/780,586

【72】發明人：里歐斑東 艾芬迪 (US) LEOBANDUNG, EFFENDI；陳 自強 (US) CHEN, TZE-CHIANG

【71】申請人：美商萬國商業機器公司

INTERNATIONAL BUSINESS
MACHINES CORPORATION

美國

【74】代理人：陳長文；黃章典；莊名宇

【56】 參考文獻：

TW I762129B

US 2021/0134795A1

審查人員：陳志遠

【57】申請專利範圍

1. 一種半導體結構，其包含：

奈米片，其形成於一基板上方且連接至源極/汲極區，該等奈米片包含一底奈米片；隱藏之間隔物，其形成於該等奈米片之間及下方，其中該等隱藏之間隔物包含一底隱藏之間隔物及至少另一個隱藏之間隔物，該底隱藏之間隔物為形成於該基板上且沿著該等源極/汲極區向上延伸至該底奈米片之一單一連續片件，該至少另一個隱藏之間隔物具有遠離該等源極/汲極區延伸的一三角形形狀；及閘極材料，其形成於該等奈米片及該等隱藏之間隔物上。

2. 如請求項 1 之半導體結構，其中該底隱藏之間隔物延伸該底奈米片的一長度。
3. 如請求項 1 之半導體結構，其中該底隱藏之間隔物具有大於該至少另一個隱藏之間隔物的一厚度。
4. 如請求項 1 之半導體結構，其中該底隱藏之間隔物具有大於該至少另一個隱藏之間隔物的一長度。
5. 如請求項 1 之半導體結構，其中該閘極材料形成於該底隱藏之間隔物的一頂表面上。
6. 如請求項 5 之半導體結構，其中：
該底隱藏之間隔物包含一空腔；且
該閘極材料形成於該底隱藏之間隔物的該頂表面與該底奈米片之一底表面之間的該空腔中。
7. 如請求項 1 之半導體結構，其中該底隱藏之間隔物在該等源極/汲極區之間延伸。
8. 一種用於製造半導體結構之方法，其包含：
在一基板上方形形成奈米片，該等奈米片包含一底奈米片且連接至源極/汲極區；

(2)

在該等奈米片之間及下方形成隱藏之間隔物，其中該等隱藏之間隔物包含一底隱藏之間隔物及至少另一個隱藏之間隔物，該底隱藏之間隔物為形成於該基板上且沿著該等源極/汲極區向上延伸至該底奈米片之一單一連續片件，該至少另一個隱藏之間隔物具有遠離該等源極/汲極區延伸的一三角形形狀；及
在該等奈米片及該等隱藏之間隔物上形成閘極材料。

9. 如請求項 8 之方法，其中該底隱藏之間隔物延伸該底奈米片的一長度。
10. 如請求項 8 之方法，其中：
該底隱藏之間隔物具有大於該至少另一個隱藏之間隔物的一厚度；且
該底隱藏之間隔物包含大於該至少另一個隱藏之間隔物的一長度。
11. 如請求項 8 之方法，其中：
該等奈米片包含犧牲層及半導體層之交替層；且
在該等奈米片之間及下方形成該等隱藏之間隔物包含完全地移除該等犧牲層以便留下空腔，使得該等隱藏之間隔物形成於該等空腔中。
12. 如請求項 8 之方法，其中該閘極材料形成於該底隱藏之間隔物的一頂表面上。
13. 如請求項 12 之方法，其中：
一空腔形成於該底隱藏之間隔物中；且
該閘極材料形成於該底隱藏之間隔物的該頂表面與該底奈米片之一底表面之間的該空腔中。
14. 如請求項 8 之方法，其中該底隱藏之間隔物在該等源極/汲極區之間延伸。
15. 一種半導體結構，其包含：
奈米片，其形成於一基板上方且連接至源極/汲極區，該等奈米片包含一底奈米片；
隱藏之間隔物，其形成於該等奈米片之間及下方，其中該等隱藏之間隔物包含一底隱藏之間隔物及至少另一個隱藏之間隔物，該底隱藏之間隔物為形成於該基板上且沿著該等源極/汲極區向上延伸至該底奈米片之一單一連續片件，該至少另一個隱藏之間隔物具有遠離該等源極/汲極區延伸的一三角形形狀，其中該底隱藏之間隔物包含該底奈米片下方之一空腔；及
一閘極材料，其形成於該等奈米片及該等隱藏之間隔物上，該閘極材料填充該底隱藏之間隔物的該空腔。
16. 如請求項 15 之半導體結構，其中該底隱藏之間隔物延伸該底奈米片的一長度。
17. 如請求項 15 之半導體結構，其中該底隱藏之間隔物具有大於該至少另一個隱藏之間隔物的一厚度。
18. 如請求項 15 之半導體結構，其中該底隱藏之間隔物具有大於該至少另一個隱藏之間隔物的一長度。
19. 如請求項 15 之半導體結構，其中該閘極材料形成於該底隱藏之間隔物的一頂表面上。
20. 如請求項 19 之半導體結構，其中該閘極材料形成於該底隱藏之間隔物的該頂表面與該底奈米片之一底表面之間的該空腔中。
21. 如請求項 15 之半導體結構，其中該底隱藏之間隔物在該等源極/汲極區之間延伸。
22. 一種用於製造半導體結構之方法，其包含：
形成包含犧牲層及半導體層之奈米片；
用隱藏之間隔物替換該等犧牲層；
圖案化該等奈米片及該等隱藏之間隔物；
形成連接至該等奈米片及該等隱藏之間隔物的源極/汲極區；

蝕刻該等隱藏之間隔物的部分，其中該等隱藏之間隔物包含一底隱藏之間隔物及至少另一個隱藏之間隔物，使得該至少另一個隱藏之間隔物具有遠離該等源極/汲極區延伸的一三角形形狀；及

在該等奈米片及該等隱藏之間隔物上形成閘極材料。

圖式簡單說明

在本說明書之結尾處之申請專利範圍中特別地指出且清楚地主張本文中所描述之專有權的細節。本發明之實施例的前述及其他特徵及優勢自結合附圖進行之以下詳細描述顯而易見，在該等圖式中：

圖 1A 及圖 1B 分別描繪根據本發明之一或多個實施例的在製造操作之後的處於製造下之積體電路(IC)之一部分的俯視圖及橫截面視圖；

圖 2A、圖 2B 及圖 2C 描繪根據本發明之一或多個實施例的在製造操作之後的處於製造下之 IC 之一部分的俯視圖及橫截面視圖；

圖 3A 及圖 3B 描繪根據本發明之一或多個實施例的在製造操作之後的處於製造下之 IC 之一部分的俯視圖及橫截面視圖；

圖 4A 及圖 4B 描繪根據本發明之一或多個實施例的在製造操作之後的處於製造下之 IC 之一部分的俯視圖及橫截面視圖；

圖 5A 及圖 5B 描繪根據本發明之一或多個實施例的在製造操作之後的處於製造下之 IC 之一部分的俯視圖及橫截面視圖；

圖 6A 及圖 6B 描繪根據本發明之一或多個實施例的在製造操作之後的處於製造下之 IC 之一部分的俯視圖及橫截面視圖；

圖 7A 及圖 7B 描繪根據本發明之一或多個實施例的在製造操作之後的處於製造下之 IC 之一部分的俯視圖及橫截面視圖；

圖 8A 及圖 8B 描繪根據本發明之一或多個實施例的在製造操作之後的處於製造下之 IC 之一部分的俯視圖及橫截面視圖；

圖 9A 及圖 9B 描繪根據本發明之一或多個實施例的在製造操作之後的處於製造下之 IC 之一部分的俯視圖及橫截面視圖；

圖 10A 及圖 10B 描繪根據本發明之一或多個實施例的在製造操作之後的處於製造下之 IC 之一部分的俯視圖及橫截面視圖；


圖 11A 及圖 11B 描繪根據本發明之一或多個實施例的在製造操作之後的處於製造下之 IC 之一部分的俯視圖及橫截面視圖；

圖 12A 及圖 12B 描繪根據本發明之一或多個實施例的在製造操作之後的處於製造下之 IC 之一部分的俯視圖及橫截面視圖；


圖 13 描繪根據本發明之一或多個實施例的形成半導體結構之方法的流程圖；及

圖 14 描繪根據本發明之一或多個實施例的形成半導體結構之方法的流程圖。

(4)




【圖1A】




【圖1B】

(5)




【圖2A】




【圖2B】

(6)




【圖2C】




【圖3A】

(7)




【圖3B】




【圖4A】

(8)




【圖4B】




【圖5A】

(9)




【圖5B】




【圖6A】

(10)




【圖6B】




【圖7A】

(11)




【圖7B】




【圖8A】

(12)




【圖8B】




【圖9A】

(13)




【圖9B】




【圖10A】

(14)




【圖10B】




【圖11A】

(15)




【圖11B】




【圖12A】

(16)



【圖12B】



【圖13】

(17)



【圖14】