【19】中華民國　　【12】專利公報　（B）

【11】證書號數：I939893
【45】公告日： 中華民國 115 (2026) 年 09 月 21 日
【51】Int. Cl.：　*H10D30/01　(2025.01)*　　*H10D64/20　(2025.01)*
發明　　全 8 頁

【54】名　　稱：半導體結構、半導體裝置及形成半導體裝置的方法

【21】申請案號：113149222　　【22】申請日： 中華民國 113 (2024) 年 12 月 17 日
【11】公開編號：202549528　　【43】公開日期： 中華民國 114 (2025) 年 12 月 16 日
【30】優 先 權： 2024/03/01　美國　63/560,440
2024/07/12　美國　18/771,644

【72】發 明 人： 張廷祥 (TW) CHANG, TING-HSIANG；柯忠廷 (TW) KO, CHUNG-TING；廖書翎 (TW) LIAO, SHU LING；林育如 (TW) LIN, YU-RU；林頌恩 (TW) LIN, SUNG-EN；黃泰鈞 (TW) HUANG, TAI-CHUN；李資良 (TW) LEE, TZE-LIANG
【71】申 請 人： 台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LTD.
新竹市新竹科學工業園區力行六路八號
【74】代 理 人： 李世章；秦建譜

【56】參考文獻：

TW	202117819A	TW	202320338A
CN	114597172A	US	2020/0027959A1
US	2023/0387301A1		

審查人員：朱　信

【57】申請專利範圍

1. 一種半導體結構，包含：
一基板上的一通道結構；
包覆該通道結構的一閘極結構；
相鄰於該閘極結構及該通道結構之多個末端部分的一內部間隔物；
該基板上且相鄰於該內部間隔物的一介電結構；
該介電結構上的一非晶態半導體材料；及
該非晶態半導體材料之多個頂表面上及該介電結構上的一磊晶結構。
2. 如請求項 1 所述之半導體結構，其中該介電結構之該些頂表面之一係在該通道結構的一底表面下方。
3. 如請求項 1 所述之半導體結構，其中該介電結構之一厚度與該通道結構之一厚度的一比率範圍為約 0.2 至約 0.8。
4. 如請求項 1 所述之半導體結構，其中該磊晶結構包含該非晶態半導體材料上的一非晶態部分及該非晶態部分上的一晶態部分。
5. 一種半導體裝置，包含：
堆疊於一鰭片結構上的一第一通道結構及一第二通道結構；
一介電結構，在該鰭片結構上且在該第一通道結構與該第二通道結構之間，其中該介電結構延伸至該鰭片結構中且在該第一通道結構及該第二通道結構下方；
該介電結構上的一非晶態半導體材料；及

該非晶態半導體材料之一頂表面上的一源極/汲極結構，其中該源極/汲極結構相鄰於該非晶態半導體材料及該介電結構。

6. 如請求項 5 所述之半導體裝置，其中該介電結構之一頂表面係在該第一通道結構及該第二通道結構的多個底表面下方。

7. 如請求項 5 所述之半導體裝置，其中該介電結構之一厚度與該第一通道結構或該第二通道結構之一厚度的一比率範圍為約 0.2 至約 0.8。

8. 一種形成半導體裝置的方法，包含以下步驟：
在一基板上形成堆疊於一鰭片結構上的一通道結構；
相鄰於該通道結構在該鰭片結構中形成一凹陷；
在該鰭片結構上之該凹陷中沈積一介電材料；
在該介電材料上沈積一非晶態半導體材料；
移除該介電材料之一部分以形成一介電結構；及
在該非晶態半導體材料及該介電結構之多個頂表面上生長一磊晶結構。

9. 如請求項 8 所述之方法，其中沈積該介電材料的步驟包含以下步驟：在該通道結構及該鰭片結構上保形沈積該介電材料。

10. 如請求項 8 所述之方法，其中移除該介電材料之該部分的步驟包含以下步驟：
處置該非晶態半導體材料之一頂部部分以形成一介電層；及
蝕刻該非晶態半導體材料上的該介電層及該通道結構上的該介電材料以暴露該非晶態半導體材料的該頂表面。

圖式簡單說明

本揭露之態樣在與隨附圖式一起研讀時自以下詳細描述內容來最佳地理解。


第 1 圖圖示根據一些實施例的具有源極/汲極介電結構上之半導體晶種層的半導體裝置之等角視圖。

第 2 圖圖示根據一些實施例的具有源極/汲極介電結構上之半導體晶種層的半導體裝置之橫截面圖。


第 3 圖係根據一些實施例的用於製造具有源極/汲極介電結構上之半導體晶種層的半導體裝置之方法的流程圖。

第 4 圖至第 12 圖圖示根據一些實施例的具有源極/汲極介電結構上之半導體晶種層的半導體裝置在其各種製造階段的橫截面圖。


說明性實施例現將參看隨附圖式來描述。在圖式中，類似參考數字通常指示相同、功能上類似及/或結構上類似的元件。


100
130
A
A
118
116
110
109
111
108
106
124
112
104
114
102A
102B
102C
Z
Y
X


第 1 圖


100
116
112
124
114
130B
130A
130
122-3
110h
122
122-2
110w
121
110B
110
122-1
122t
110A
110At
111d
113t
113
111
111t
108
104
Z
X
Y


第 2 圖


300
在基板上形成堆疊於鰭片結構上的通道結構
310
相鄰於通道結構在鰭片結構中形成凹陷
320
在鰭片結構上之凹陷中沈積介電材料
330
在介電材料上沈積非晶態半導體材料
340
移除介電材料之一部分以形成介電結構
350
在非晶態半導體材料之頂表面上生長磊晶結構
360


第 3 圖


412
122-3
121
420-3
122
122-2
420-2
420
122-1
108r
420-1
108d
108
104
Z
X
Y


第 4 圖


511
511t
412
122-3
121
420-3
122
122-2
108r
420-2
420
122-1
420-1
108
104
Z
X
Y


第 5 圖


613
511
412
122-3
121
420-3
122
122-2
613
420-2
420
122-1
420-1
108
104
Z
X
Y


第 6 圖


511
412
122-3
121
420-3
122
122-2
113
420-2
420
122-1
420-1
108
104
Z
X
Y


第 7 圖


511
412
122-3
121
420-3
122
122-2
113d
420-2
420
122-1
420-1
113
108
104
Z
X
Y


第 8 圖


412
122-3
121
420-3
122
122-2
420-2
420
122-1
420-1
111
113
108
104
Z
X
Y


第 9 圖


412
122-3
121
420-3
122
122-2
420-2
420
122-1
420-1
111
113
108
104
Z
X
Y

第 10 圖


412
122-3
121
420
122
122-2
110B
110
122-1
110A
113
111
108
104
Z
X
Y

第 11 圖


412
122-3
121
420
122
122-2
110B
110
122-1
110A
113
111
108
104
Z
X
Y

第 12 圖