【19】中華民國　　【12】專利公報　（B）

【11】證書號數：I940105
【45】公告日： 中華民國 115 (2026) 年 09 月 21 日
【51】Int. Cl.：　*C23C16/455 (2006.01)*　*C23C16/52 (2006.01)*
H10P72/00 (2026.01)　*H10P72/70 (2026.01)*
發明　全 14 頁

【54】名　稱：半導體結構、其形成方法及其形成系統

【21】申請案號：114117635　【22】申請日： 中華民國 114 (2025) 年 05 月 09 日
【11】公開編號：202624530　【43】公開日期： 中華民國 115 (2026) 年 06 月 16 日
【30】優 先 權： 2024/12/13　美國　18/980,307

【72】發 明 人： 王嘉熙 (TW) WANG, CHIA-HSI；陳彥羽 (TW) CHEN, YEN-YU；錢人豪 (TW) CHIEN, JEN-HAO
【71】申 請 人： 台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY, LTD.
新竹市新竹科學工業園區力行六路八號
【74】代 理 人： 秦建譜；許志銘

【56】參考文獻：
US　2024/0055290A1　US　2024/0087939A1
US　2024/0282614A1

審查人員：林倧

【57】申請專利範圍


1. 一種形成半導體結構的方法，包括：
於一沉積裝置中接收一工件，其中該沉積裝置包括一腔室及設置於該腔室中以容納該工件的複數個靜電吸盤；
透過一快門管將氧氣注入該腔室內；
監測該工件上的一靜電積聚；以及
調整該靜電積聚，其中調整該靜電積聚包括調整該些靜電吸盤的複數個高度以形成具有一選定厚度均勻性的一沉積層。
2. 如請求項 1 所述之方法，其中調整該些靜電吸盤的該些高度包括將該些靜電吸盤的其中一者從相對於該腔室的一初始高度移動至相對於該腔室的一第二高度，其中該初始高度與該第二高度之間的相距最多為 5 毫米。
3. 如請求項 1 所述之方法，其中該快門管位於相對於該工件的一初始位置，及其中調整該靜電積聚更包括將該快門管移動至相對於該工件的一第二位置以形成具有該選定厚度均勻性的該沉積層。
4. 如請求項 3 所述之方法，其中該初始位置與該第二位置之間的相距最多為 25 毫米。
5. 一種形成半導體結構的系統，該系統包括：
一腔室外殼；
一可調式晶圓吸盤，配置以接收一工件，其中該可調式晶圓吸盤包括複數個靜電吸盤；
一快門管，配置以在該腔室外殼內流動氧氣；以及
一控制器，配置以監控該工件上方的一靜電積聚，其中該控制器配置以調整該些靜電吸盤的複數個高度以形成具有一選定厚度均勻性的一沉積層。
6. 如請求項 5 所述之系統，其中該控制器配置以調整來自該快門管的該氧氣的一流速。

7. 如請求項 5 所述之系統，其中該些靜電吸盤的該些高度最多調整 5 毫米。
8. 一種半導體結構，包括：
該半導體結構的一底部；以及
一金屬氧化物層，位於該半導體結構的該底部，其中該金屬氧化物層具有一最小厚度及一最大厚度，其中該最小厚度與該最大厚度之間的一差異小於該最大厚度的百分之十，其中該金屬氧化物層是透過一物理氣相沉積製程形成，其中動態調整該半導體結構的該底部的複數個部分的複數個相對高度。
9. 如請求項 8 所述之半導體結構，其中該半導體結構的該底部是一磁穿隧結膜堆疊的一底部，及其中該金屬氧化物層是位於一引腳層上的一阻擋層。
10. 如請求項 8 所述之半導體結構，其中該半導體結構的該底部是一磁穿隧結膜堆疊的一底部，及其中該金屬氧化物層是位於一自由層上的一覆蓋層。


圖式簡單說明

當結合附圖閱讀時，可透過以下詳細說明最好地理解本揭露的各種實施例。需要說明的是，依照業界標準慣例，各種特徵並未按比例繪製。事實上，為了清楚討論起見，各種特徵的尺寸可任意增加或減少。此外，附圖僅作為本揭露的實施例的示例進行說明，並用於限制本揭露。


第 1A 圖至第 1B 圖繪示了一些實施例的包括可調式晶圓吸盤的製程工具的各種截面圖；
第 2A 圖至第 2B 圖繪示了一些實施例的可調式晶圓吸盤的各種視圖；
第 3 圖繪示了一些實施例的可調式晶圓吸盤的截面圖；
第 4 圖繪示了另外一些實施例的可調式晶圓吸盤的截面圖；
第 5 圖繪示了另外一些實施例的可調式晶圓吸盤的截面圖；
第 6 圖繪示了另外一些實施例的可調式晶圓吸盤的截面圖；
第 7A 圖至第 7B 圖繪示了一些實施例的配置以操作可調式晶圓吸盤的系統的示意圖；
第 8 圖繪示了一些實施例的可調式晶圓吸盤的上視圖；
第 9 圖繪示了另外一些實施例的可調式晶圓吸盤的上視圖；
第 10 圖繪示了另外一些實施例的可調式晶圓吸盤的上視圖；
第 11 圖繪示了另外一些實施例的可調式晶圓吸盤的上視圖；
第 12 圖繪示了另外一些實施例的可調式晶圓吸盤的截面圖；
第 13 圖是根據第 1A 圖的系統的特定實施例所繪示的快門管的底部的示意圖；
第 14 圖是根據本揭露的特定實施例的可調式晶圓吸盤的上視及截面圖；
第 15 圖是根據本揭露的特定實施例所形成的半導體裝置的一部分的示意圖；
第 16 圖是根據第 15 圖的特定實施例的半導體裝置的一部分的示意圖；
第 17 圖是根據本揭露的特定實施例的磁穿隧結（magnetic-tunnel junction，MTJ）膜堆疊的示意圖；以及
第 18 圖繪示了根據本揭露的實施例的形成均勻金屬氧化物層的方法的流程圖。


100a
114
106
108
102
112
140
130
132
126/126b
126/126a
124
104
126
120
122
116
117
110
100
124/124a
124/124b
118
y
x


第 1A 圖


100b
126/126b
126/126a
104
126
120
122
116
117
124/124a
124/124b
124
y
x

第 1B 圖



200a
126_2
126_2
202a
202b
202
126_1
124a
126_2
126_1
126_2
124b
124c
124
126_1
126_2
124i
204
208
126_2
126_1
126_1
206

第 2A 圖



200b
202a
202b
202
202
104
202
202b
202a
126_1
126_2
126
126
126
126
126
212
126
210
126_2
126_1
104
120
206
206
204
208
122
116
117
214a
214b
214
214
214
214
214b
214a
124a
124b
124c
124
124
124i
124i
124
124b
124a


y
x


第 2B 圖


300
124a
124b
126₁
126₂
126
214
302
202
124
120
122
116
117
307
306
214a
214b
308
305
304/304a
304/304b
304
304/304d
304/304c
y
x


第 3 圖


400
124a
124b
126₁
126₂
126
214
402
202
124
120
122
116
117
307
306
214a
214b
308
305
304a
304b
304
304d
304c
y
x


第 4 圖


500
502
504
126₃
124c
126₁
126₂
124b
506
508
126
214
104
508
302
202
124
124c
506
126₃
124b
504
502
126₂
126₁
124a
116
117
122
120
124a
307
306
308
214a
214b
214b
214a
305
306
308
306
308
306
304a
304b
304
304
304
304d
304c
y
x


第 5 圖


600
402
124a
124b
126₁
126₂
126
214
202
124
126₂
124b
126₁
120
122
124a
116
307
306
308
306
308
305
117
304a
304b
304
304
304d
304c
y
x


第 6 圖


700a
124a
124b
124c
124d
124d
202
710/710c
710/710b
710/710a
126$_1$
126$_2$
126$_3$
710/710a
710/710b
710/710c
710/710d
710/710d
402
104
120
122
116
307
306
308
305
117
304a
304b
304d
304c
704/704a
704/704b
704/704c
704/704d
706/706a
706/706b
706/706c
706/706d
708
y
x
702


第 7A 圖


700b
124a
124b
124c
124d
124d
202
710c
710b
710a
126$_1$
126$_2$
126$_3$
710a
710b
710c
710d
710d
402
104
120
122
116
307
306
308
305
117
304a
304b
304d
304c
704a
704b
704c
704d
706a
706b
706c
706d
708
y
x
702


第 7B 圖


800
802/802a
126_2
126_2
202a
802/802b
802
124a
202b
126_2
126_1
124b
126_2
124c
124
802
802
124i
126i
126_2
802
802
126_1
802


第 8 圖


900
802/802a
126_2
126_2
202a
802b
802
124a
202b
126_2
126_1
124b
126_2
124c
124
802
802
124i
126i
126_2
802
802
126_1
802


第 9 圖


1000
126_2
126_2
126_1
202a
124a
124b
1002/1002a
126
202b
126_1
1002
124
126_1
1002/1002b
126
126


第 10 圖


802
1100
1104
126_2
202a
1104
1104/1104b
1104/1104a
126_1
124a
124b
124c
124
124i
1102/1102a
1102/1102b
1102/1102c
1102
802


第 11 圖


1200
1104a
1104b
1104
104
1102
124
1102b
1102a
126
124b
1204
126
1204
1204
1206
126
124b
1206/
1206b
124a
1206/
1206a
120
122
124a
116
1202
214a
214b
214
214
214
214
214b
214a
117
1204/
1204a
1204/
1204b
1204/
1204b
1204/
1204a
304
304
304
304
304
304
304
304


第 12 圖


130b
130a
130c
1301
1302
102
130
131


第 13 圖


206
204
208
1423
1422
1421
1411
1413
1412
126
1403
116
1403
1402
1401
1402
1403


第 14 圖


M4
V3
1530
M3
V2
1520
M2
V1
ILD
CO
PSG
1510
1510
NMG
PMG
CESL
STI
HK
STI
p+Well
n+Well
1505
1500

第 15 圖



第 16 圖



第 17 圖


1800
S1802 : 將半導體結構放置在晶圓吸盤上
S1804 : 開始金屬沉積製程
S1806 : 執行金屬氧化物沉積製程
S1808 : 氧化條件的PID控制
S1810 : 控制接觸墊的高度
S1812 : 控制快門管位置和氧氣流速
S1814 : 結束氧化物沉積製程
S1816 : 檢查膜厚度的均勻性

第 18 圖