【19】中華民國　　【12】專利公報　（B）

【11】證書號數：I940591
【45】公告日： 中華民國 115 (2026) 年 10 月 01 日
【51】Int. Cl.：　*G06F9/50　(2006.01)*　*G06F13/20　(2006.01)*
發明　全 11 頁

【54】名　稱：處理器、電網佈線方法及相關電腦可讀儲存媒體
【21】申請案號：111116650　【22】申請日： 中華民國 111 (2022) 年 05 月 03 日
【11】公開編號：202309744　【43】公開日期： 中華民國 112 (2023) 年 03 月 01 日
【30】優 先 權： 2021/05/03　美國　63/183,158
【72】發 明 人： 沃納　傑佛瑞 (US) WERNER, JEFFREY
【71】申 請 人： 美商葛如克公司　GROQ, INC.
美國
【74】代 理 人： 陳長文
【56】參考文獻：

TW	201403493A	CN	109614587A
CN	111931064A	CN	112149753A
US	5842034A		

審查人員：李京叡

【57】申請專利範圍

1. 一種處理器，其包括：
複數個功能切片；
複數個資料傳送通道，其等用於沿著一第一空間維度跨該等功能切片傳送資料；
複數個指令控制單元(ICU)，該等 ICU 之各子集中之一指令包括一功能切片特定操作碼，且沿著正交於該第一空間維度之一第二空間維度傳送至一對應功能切片；及
金屬跡線之一供電電網，其跨該等第一及第二空間維度散佈用於將電力供應至該等功能切片及該等 ICU，該等金屬跡線之至少一部分沿著該第一空間維度或該第二空間維度係不連續的。
2. 如請求項 1 之處理器，其中該供電電網包括複數個金屬層，該等金屬層之至少一者具有沿著該第一空間維度或該第二空間維度不連續之一組金屬跡線。
3. 如請求項 2 之處理器，其中來自該組之各金屬跡線使用一通孔連接器沿著正交於該等第一及第二空間維度之一第三空間維度連接至該複數個金屬層之另一金屬層之一對應金屬跡線。
4. 如請求項 3 之處理器，其中沿著該第三空間維度之該通孔連接器之一電阻小於沿著該第一空間維度或該第二空間維度之該供電電網之任何金屬跡線之一電阻。
5. 如請求項 2 之處理器，其中該等不連續金屬跡線之一第一部分包括複數個源供電短截線，且該等不連續金屬跡線之一第二部分包括複數個槽供電短截線。
6. 如請求項 1 之處理器，其中跨該第一空間維度散佈之該等金屬跡線之一第一子集沿著該第一空間維度係不連續的，且跨該第二空間維度散佈之該等金屬跡線之一第二子集沿著該第二空間維度係連續的。
7. 如請求項 6 之處理器，其中來自該第一子集之各金屬跡線使用一通孔連接器沿著正交於該等第一及第二空間維度之一第三空間維度連接至來自該第二子集之一對應金屬跡線。

8. 如請求項 7 之處理器，其中與來自該第二子集之該對應金屬跡線沿著該第二空間維度之一長度相比，來自該第一子集之各金屬跡線具有沿著該第一空間維度之一較短長度。
9. 如請求項 6 之處理器，其中金屬跡線之該第一子集屬於該複數個金屬層之一第一者，且金屬跡線之該第二子集屬於該複數個金屬層之一第二者。
10. 如請求項 9 之處理器，其中包括不連續金屬跡線之該第一子集之該第一金屬層在空間上定位於包括連續金屬跡線之該第二子集之該第二金屬層下方。
11. 如請求項 6 之處理器，其中來自該第二子集之一金屬跡線使用複數個通孔連接器沿著正交於該等第一及第二空間維度之一第三空間維度連接至來自該第一子集之多個金屬跡線。
12. 如請求項 1 之處理器，其中金屬跡線之該供電電網圍繞一第一軸及正交於該第一軸之一第二軸對稱。
13. 如請求項 1 之處理器，其中金屬跡線之該供電電網圍繞一第一軸及正交於該第一軸之一第二軸之至少一者不對稱。
14. 一種電網佈線方法，其包括：
將金屬跡線之一供電電網跨一第一空間維度及正交於該第一空間維度之一第二空間維度佈線用於將電力供應至處理器之複數個功能切片及該處理器之複數個指令控制單元 (ICU)；及
將該等金屬跡線之至少一部分作為不連續短截線沿著該第一空間維度或該第二空間維度佈線，其中
該處理器之複數個資料傳送通道經組態以沿著該第一空間維度跨該等功能切片傳送資料，且
該等 ICU 之各子集中之一指令包括一功能切片特定操作碼，且經組態用於沿著該第二空間維度傳送至一對應功能切片。
15. 如請求項 14 之電網佈線方法，其進一步包括：
使用複數個金屬層佈線該供電電網，該等金屬層之至少一者具有作為不連續短截線沿著該第一空間維度或該第二空間維度佈線之一組金屬跡線；及
使用一通孔連接器沿著正交於該等第一及第二空間維度之一第三空間維度將來自該組之各金屬跡線連接至該複數個金屬層之另一金屬層之一對應金屬跡線。
16. 如請求項 14 之電網佈線方法，其進一步包括：
將該等金屬跡線之一第一子集作為不連續短截線跨該第一空間維度佈線；及
將該等金屬跡線之一第二子集作為連續軌跨該第二空間維度佈線。
17. 如請求項 16 之電網佈線方法，其進一步包括：
將來自該第一子集之各金屬跡線佈線為與來自該第二子集之一對應金屬跡線沿著該第二空間維度之一長度相比具有沿著該第一空間維度之一較短長度；及
使用一通孔連接器沿著正交於該等第一及第二空間維度之一第三空間維度將來自該第一子集之各金屬跡線連接至來自該第二子集之該對應金屬跡線。
18. 如請求項 16 之電網佈線方法，其進一步包括：
使用複數個通孔連接器沿著正交於該等第一及第二空間維度之一第三空間維度將來自該第二子集之一金屬跡線連接至來自該第一子集之多個金屬跡線。
19. 一種非暫時性電腦可讀儲存媒體，其具有儲存於其上之可執行指令，該等可執行指令當由一電腦處理器執行時導致該電腦處理器：
將金屬跡線之一供電電網跨一第一空間維度及正交於該第一空間維度之一第二空間維度佈線用於將電力供應至該處理器之複數個功能切片及該處理器之複數個指令控制單元 (ICU)；及

將該等金屬跡線之至少一部分作為不連續短截線沿著該第一空間維度或該第二空間維度佈線，其中

該處理器之複數個資料傳送通道經組態以沿著該第一空間維度跨該等功能切片傳送資料，且

該等 ICU 之各子集中之一指令包括一功能切片特定操作碼，且經組態用於沿著該第二空間維度傳送至一對應功能切片。

20. 如請求項 19 之非暫時性電腦可讀儲存媒體，其進一步包括當由該電腦處理器執行時進一步導致該電腦處理器進行以下項之指令：

使用複數個金屬層佈線該供電電網，該等金屬層之至少一者具有作為不連續短截線沿著該第一空間維度或該第二空間維度佈線之一組金屬跡線；及

使用一通孔連接器沿著正交於該等第一及第二空間維度之一第三空間維度將來自該組之各金屬跡線連接至該複數個金屬層之另一金屬層之一對應金屬跡線。

圖式簡單說明

圖 1A 繪示根據一些實施例之一張量串流處理器(TSP)中之功能切片之一配置。

圖 1B 繪示根據一些實施例之一實例 TSP 架構。

圖 1C 繪示根據一些實施例之一 TSP 之一列內之組織及資料流。

圖 2 描繪根據一些實施例之一 TSP 之串流暫存器，其等經編號以展示其等在一超通道內之功能切片之間之位置。

圖 3 繪示根據一些實施例之一 TSP 之一 ASIC 實施方案之一晶粒照片。

圖 4 繪示根據一些實施例之具有安置於一 TSP 上之連續金屬跡線之一實例電網塊(tile)。

圖 5 繪示根據一些實施例之安置於一 TSP 上之金屬跡線(其中一些係不連續的)之一電網塊。

圖 6 繪示根據一些實施例之透過通孔連接器連接之一 TSP 中之金屬層之一實例橫截面。


圖 7 係繪示根據一些實施例之佈線用於具有一 TSP 之一積體電路之一電網之一方法之一流程圖。

圖 8A 係根據一些實施例之適合於使本發明之實施例能夠在商業中使用之一實例電腦系統之一抽象圖。


圖 8B 係根據一些實施例之適合於使本發明之實施例能夠在商業中使用之一實例電腦系統之另一抽象圖。

圖 9 繪示根據一些實施例之在商業中使用之一額外實例運算機。


圖僅為圖解目的而描繪本發明之實施例。熟習此項技術者將從以下描述容易地認知，在不脫離本文中描述之本發明之原理或受到熱捧的益處的情況下，可採用本文中繪示之結構及方法之替代實施例。


Y
X
MXM
SXM
MEM
VXM
MEM
SXM
MXM
指令流
資料流
指令控制
及分派
整數ALU
指令管線
IF
ID
OD
EX
EX
WB
記憶體(載入/
儲存)指令管線
IF
ID
OD
MEM
MEM
WB


【圖1A】


100
110
C2C
124
MXM
117
NIM
115
SXM
113
MEM
111
VXM
MEM
112
SXM
114
NIM
116
MXM
118
指令控制單元(ICU)
120
PCIe
CCU
C2C
121
122
123

【圖1B】



北
西
東
南
130
西半球
晶片上二等分
東半球
MXM
NxN陣列INT及FP數值
SXM
換位器置換器及移位器
MEM
S個切片
VXM
每通道V個向量ALU
MEM
S個切片
SXM
換位器置換器及移位器
MXM
NxN陣列INT及FP數值
指令控制單元(ICU)
組合程式
140

【圖1C】



圖例
MEM記憶體切片
VXM或MXM算術切片
SXM資料移動切片
C2C晶片至晶片IO切片
西MEM
quad[10]
quad[9]
quad[8]
quad[7]
quad[6]
quad[5]
quad[4]
quad[3]
quad[2]
quad[1]
quad[0]
32個向東串流
32個向西串流
向東
向西
32個向東串流
32個向西串流
quad[0]
quad[1]
quad[2]
quad[3]
quad[4]
quad[5]
quad[6]
quad[7]
quad[8]
quad[8]
quad[10]
東MEM

【圖2】


300


C2C x4
MXM
SXM
MEM
VXM
超通道 9
超通道 8
每通道18個ACLU
320 x 320
西MEM 44個獨立記憶體庫/切片
東MEM 44個獨立記憶體庫/切片
超通道 2
超通道 1
超通道 0
指令控制單元(ICU)
PCIe Gen4
Y
X


【圖3】


400
金屬層
410
槽供電軌
源供電軌
通孔
415
槽供電軌
通孔
415
金屬層
405
源供電軌
Y
Z
X


【圖4】


500
源供電軌
槽供電軌
電源短
截線
515
金屬層
510
通孔
520
源供電
短截線
槽供電
短截線
金屬層
505
Y
Z
X


【圖5】


600
M13
V12
M12
V11
M11
V10
M10
V9
M9
V8
M8
V7
M7
V6
M6
V5
M5
V4
M4
V3
M3
V2
M2
V1
M1
V0
M0
VG
VD
MG
MD
Z
X
Y


【圖6】


700
將金屬跡線之一供電電網跨一第一空間維度及正交於第一空間維度之一第二空間維度佈線用於將電力供應至一處理器之複數個功能切片及處理器之複數個指令控制單元(ICU)
710
將金屬跡線之至少一部分作為不連續短截線沿著第一空間維度或第二空間維度佈線
720


【圖7】


824
儲存子系統
826
記憶體子系統
1032
ROM
1030
RAM
828
檔案儲存子系統
810
電腦系統
822
使用者介面輸入裝置
812
814
(若干)處理器
816
網路介面
820
使用者介面輸出裝置
818
通信網路

【圖8A】



【圖8B】


900
處理器
902
指令
924
主要記憶體
904
指令
924
靜態記憶體
906
網路介面裝置
920
網路
926
匯流排
908
圖形顯示器
910
字母數字輸入裝置
912
游標控制裝置
914
儲存單元
916
機器可讀媒體
922
指令
924
信號產生裝置
918

【圖9】